バブル時代の超並列計算機

ネットを見ているといろいろな発見があるものです。
私が書いた論文がアクセスできるとは知りませんでした。
ちょうどもうバブルがはじけそな時でもあり、でもまだバブルの全盛期ともいうべき時代でした。（１９９３年、平成５年）
－－－－－今考えるとよくもまあこんなもん作ったと思います。
開発費って考えると、すごい金額だったという気がします。

研究開発の１テーマでSIMD型超並列計算機（SM1)を私が所属していた某鉄鋼メーカーの研究開発部門でも開発設計、試作までしました。PE（プロセッサーエレメント）はゲートアレーでNECさんに作ってもらったものを１０２４個メッシュ構造に配列。とりあえずこの機会に概要だけをさらっと書いときます。　　当時有名なものとしては、nCUBEとかコネクションマシンとかがありました。

フロントエンドは写真にもある最近は全くみかけなくなったSUNで、SPARC－CPUからコプロセッサー命令をフェッチしてきてSM1に送出しておりました。これが結構たいへんで、SUNのメインCPUボードを改造、CPUソケット部分を２階建てにするボードを作成。FPGAで当初は検討、でもスピードが間に合わず結局は、PLDになったような記憶があります。

フェッチしたコプロセッサー命令は、SM1のシーケンサーボードと呼んでいた制御ボードに入りここで組まれたマイクロコードを実行します。ここは、ＬＩＳＰとやらの言語を使って作ってたような。これは、５０Ｍｈｚくらいで動作させていた記憶があります。この部分のハード、私が回路設計からやりました。

ＰＥボードは、１台で１６枚を実装　１０２４のＰＥという事は、３２＊３２のメッシュで１枚の基板に６４ＰＥ、１チップのゲートアレイで４ＰＥでしたから、１６個のゲートアレイを１枚の基板に実装。ローカルメモリーは、ＤＲＡＭで１ＰＥにつき１Mbyte更にＰＥ間のネットワークラインも接続する必要があり、これも結構たいへんなボードでした。

PEには、８ｂｉｔ－ＡＬＵが存在し、乗算器もありました。これが同期していっせいに動作するもので、電源も信じられないくらいでっかいものを使いました。今考えるとバブルですね。

なので、写真のようなでかい筐体にＳＭ１が完成しました。
SM1

それでも１PE１MIPSで1024個で計１０２４MIPSという計算をしてました。 当時は３８６とか４８６とかいう時代でしたので、これでもすごい速い計算機だという気がしてましたが、シングルCPUはあっという間に抜き去りました。でも後で、SIMD命令系をCPUに取り込んでいましたが、、、


SIMD　(Single Instruction Multiple Data シムド^[1])  アーキテクチャーもアプリを絞ると結構効率がいいはずで、RenesasさんもMX1なるものを出されておりますし。リコーさんも画像プロセッサLSI Riシリーズを出されてます。

汎用CPUの世界、かつてRISCなるものが、一世を風靡するのかと思いましたが、インテルがRISC思想を取り入れて世の中表面的には、８６系が今でもまだ主流でしょうか？でもこのところのモバイル端末で使われているCPUはARM系？RISCチップがんばれ。でもどっちにしてもやはりクロックUpには、限界があるし、マルチコアを増やしても限界があるでしょう。

そうするとやはりFPGA的なアプローチ、動的再構成デバイスに時代はゆっくり傾斜していくでしょうか？